Last Mile Semiconductor GmbH: Staff/ Principal ASIC Design Engineer (m/w/x)

Deine Aufgaben:

• Technische Führung des Digital-Design-Teams: fachliche Anleitung, Coaching und Mentoring von Ingenieuren, Förderung der Weiterentwicklung und Entfaltung des vollen Potenzials des Teams.
• Ownership der Digital- und SoC-Architektur: maßgebliche Mitarbeit an der Definition, Weiterentwicklung und Optimierung unserer RF System-on-Chip-Architektur.
• Verantwortung für das RTL-Design komplexer digitaler Blöcke sowie deren Integration auf Systemebene – inklusive technischer Entscheidungen, Design Reviews und Qualitätskontrolle.
• Schnittstellenfunktion zu Analog-/RF-Design, Systemarchitektur, Firmware, Physical Design und Produktmanagement – Sicherstellen eines effektiven Informationsflusses und technisch fundierter Abstimmungen.
• Technische strategische Beiträge: Bewertung neuer Technologien, Ableitung von Architekturentscheidungen, Identifikation technischer Risiken und Entwicklung geeigneter Gegenmaßnahmen.
• Definition von Design- und Verifikationsmethodiken: Weiterentwicklung des Entwicklungs- und Qualitätsprozesses, Einführung von Best Practices und modernen Methoden.
• Planung und Durchführung der funktionalen Verifikation auf Block-, Subsystem- und Chipebene inklusive Review der Verifikationsstrategie.
• Technische Unterstützung bei Silicon Bring-Up, Test, Qualifikation und Ramp-up unserer Chips.
• Aufbau und Pflege technischer Dokumentation, Guidelines und interner Standards.
• Repräsentation des Unternehmens auf technischer Ebene gegenüber Kunden, Partnern, Foundries und externen Entwicklungspartnern.

Dein Profil:

• Abgeschlossenes Studium der Elektrotechnik, Mikroelektronik, Informatik oder einer vergleichbaren Fachrichtung.
• Mindestens 12–15+ Jahre Berufserfahrung im ASIC Digital Design, idealerweise davon mehrere Jahre in einer Senior-, Staff- oder Principal-Rolle.
• Exzellente Kenntnisse im RTL-Design (SystemVerilog, Verilog oder VHDL) sowie in der SoC-Integration komplexer Mixed-Signal-Systeme.
• Sehr gute Erfahrung in der Konzeption von Chip- und Subsystem-Architekturen.
• Tiefes Verständnis moderner Verifikationsmethoden (constrained random, assertion-based, Coverage-Driven Development).
• Erfahrung in der Zusammenarbeit mit Mixed-Signal-, RF- oder Embedded-Software-Teams.
• Kenntnisse in Synthese, Timing-Analyse, Low-Power-Methodiken und Design-for-Test sind von Vorteil.
• Nachweisbare Fähigkeit, Teams technisch anzuleiten, Mentoring zu übernehmen und eine kollaborative, leistungsstarke Teamkultur zu fördern.
• Kommunikationsstärke und Freude daran, als technische Schnittstelle innerhalb des Unternehmens zu fungieren.
• Sehr gute Englischkenntnisse für die tägliche Zusammenarbeit in einem internationalen Team.

Wir bieten:

• Festanstellung mit hoher Eigenverantwortung und sehr guten Entwicklungsmöglichkeiten
• Arbeit in einem internationalen, freundlichen und motivierten Team, das dich bei allen Fragen gerne unterstützt
• Flache Hierarchien, Offenheit für Veränderungen und Wertschätzung deiner Ideen
• Eine wertschätzende Unternehmenskultur, die von einem hohen Maß an Teamgeist und Vertrauen geprägt ist, regelmäßige Teamevents
• flexible Arbeitszeiten (Gleitzeit) mit 1 regulären Homeoffice-Tag pro Woche, weitere Möglichkeiten zum mobilen Arbeiten nach Absprache
• Attraktive Benefits: kostenloses Job- oder Deutschlandticket oder Jobrad (monatliche Pauschale von 55 €) + kostenlose Nutzung des Fitnessstudios im Gebäude
• Helle und komfortable Büros in zentraler Dresdner Lage (Plauen)
• Schnelles und unkompliziertes Bewerbungsverfahren

Wir sind auf der Suche nach Studierenden aus folgenden Fakultäten: Elektrotechnik und Informationstechnik, Maschinenbau

Arbeitszeit: Vollzeit

Stellentyp: Einstiegsstelle/Trainee

Bereich: